pcb叠层设计服务至上「在线咨询」

PCB布局布线

先解释一下前面的术语。p1ost-command，例如我们要拷贝一个object（元件），我们要先选中这个object，然后按ctrl C，然后按ctrl V（copy命令发生在选中object之后）。

这种操作windows和protel都采用的这种方式。但是concept就是另外一种方式，我们叫做pre-command。同样我们要拷贝一个东西，先按ctrl C，然后再选中object，再在外面单击（copy命令发生在选中object之前）。

现在让我们看看在审查pcb设计时发现的常见的错误:

去耦电容器的位置不正确

关键组件需要干净，稳定的电压源。去耦电容器放置在电源轨上，以在这方面提供帮助。　　

但是，为了使去耦电容器发挥比较好的作用，它们必须尽可能靠近需要稳定电压的引脚。　

来自电源的电源线需要进行布线，以便在连接到需要稳定电压的引脚之前先连接到去耦电容器。　　

同样重要的是，将电源稳压器的输出电容器放置在尽可能靠近稳压器输出引脚的位置。　　

这对于优化稳定性是必不可少的（所有调节器都使用一个反馈环路，如果未正确稳定，该环路可能会振荡）。它还可以改善瞬态响应。

高速PCB设计--并联终端匹配

在信号源端阻抗很小的情况下，通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配，达到消除负载端反射的目的。实现形式分为单电阻和双电阻两种形式。

匹配电阻选择原则：在芯片的输入阻抗很高的情况下，对单电阻形式来说，负载端的并联电阻值必须与传输线的特征阻抗相近或相等；对双电阻形式来说，每个并联电阻值为传输线特征阻抗的两倍。

并联终端匹配优点是简单易行，显而易见的缺点是会带来直流功耗：单电阻方式的直流功耗与信号的占空比紧密相关；双电阻方式则无论信号是高电平还是低电平都有直流功耗，但电流比单电阻方式少一半。

常见应用：以高速信号应用较多。

（1）DDR、DDR2等SSTL驱动器。采用单电阻形式，并联到VTT（一般为IOVDD的一半）。其中DDR2数据信号的并联匹配电阻是内置在芯片中的。

（2）TMDS等高速串行数据接口。采用单电阻形式，在接收设备端并联到IOVDD，单端阻抗为50欧姆（差分对间为100欧姆)。